CoreEP4CE6 # EP4CE6E22C8N EP4CE6 ALTERA Cyclone IV CPLD И FPGA Altera Cyclone, Базовая плата с полным расширителем ввода-вывода

Обзор

CoreEP4CE6-это основная плата FPGA, которая оснащена встроенным устройством EP4CE6E22C8N, поддерживает дальнейшее расширение.

Бортовое устройство последовательной конфигурации EPCS16SI8N Интегральная основная схема ПЛИС, такая как цепь синхронизации Встроенная кнопка nконфигурации, кнопка сброса, 4 светодиода Все порты ввода-вывода доступны на контактных разъемах Встроенный интерфейс отладки/программирования JTAG Конструкция шага разъема 2,54 мм, подходит для подключения к вашей прикладной системе Что на борту

EP4CE6E22C8N:Устройство ALTERA Cyclone IV FPGA, которое отличается: Рабочая частота:50 МГц Рабочее напряжение:1,15 в ~ 3,465 в Комплектация:QFP144 I/Os:80 Лес:6 к Оперативная память:270 КБ Размеры:2 Отладка/программирование:Поддержка jtag AMS1117-3.3,Регулятор напряжения 3,3 В AMS1117-2.5,Регулятор напряжения 2,5 в AMS1117-1.2,Регулятор напряжения 1,2 в EPCS16,Встроенная последовательная флеш-память, для хранения кода Индикатор питания Светодиоды Кнопка сброса Кнопка nCONFIG:Для повторной настройки чипа FPGA эквивалент сбросу мощности Выключатель питания Активный кварцевый генератор 50 м Разъем постоянного тока 5 В Интерфейс JTAG:Для отладки/программирования Расширитель штырьков FPGA,VCC, GND и все порты ввода-вывода доступны на разъемах расширения для дальнейшего расширения Светодиодные перемычки Фотографии

Примечание: CoreEP4CE6 предоставляет интерфейс отладки JTAG, но не интегрирует никакую функцию отладки, требуется отладчик. Материнская плата и программатор/отладчик на фотографиях не включены в цену.

Интерфейс JTAG

На рисунке ниже показан вывод заголовка JTAG

Ресурсы разработки Сопутствующее программное обеспечение (Quaters II, NIOS II и т. д.) Демонстрационный код (аудио-и видеокарта, NIOS II C) Схема (PDF) Документация по разработке ПЛИС

Вики:Www.waveshare.com/wiki/ CoreEP4CE6