Waveshare XILINX FPGA XC3S500E Spartan-3E оценочная основная плата разработки + XCF04S поддержка вспышки JTAG = Core3S500E

Обзор

Core3S500E-это основная плата FPGA, которая оснащена устройством XC3S500E на борту, поддерживает дальнейшее расширение.

Бортовой 1 шт. XCF04S Интегрированная Базовая схема FPGA, такая как часы Встроенная кнопка nCONFIG, кнопка сброса, 4 светодиода Все порты ввода/вывода доступны на контактных заголовках Бортовой JTAG отладка/программирование интерфейс 2,0 мм шаговый шаг, подходит для подключения к вашей системе приложений What's On Board

XC3S500E:Устройство XILINX Spartan-3E FPGA с функциями: Рабочая частота:50 МГц Рабочее напряжение:1,15 V ~ 3,3 V Комплект поставки:QFP208 Ввода/вывода:116 LEs:500K Оперативная память:360kb DCMs:4 Отладки/программирования:Поддерживает джтаг AMS1117-3.3,3,3 V регулятор напряжения AMS1117-2.5,2,5 V регулятор напряжения AMS1117-1.2,1,2 V регулятор напряжения XCF04S,Встроенная последовательная флэш-память, для хранения кода Индикатор питания Светодиоды FPGA инициализации индикатора Кнопка сброса Nconfig кнопки:Для повторной настройки чипа FPGA, эквивалент перезарядки питания 50 м активный кристаллический осциллятор JTAG интерфейс:Для отладки/программирования FPGA булавки расширитель,VCC, GND и все порты ввода/вывода доступны на разъемах расширения для дальнейшего расширения Фото

Примечание: Core3S500E предоставляет интерфейс отладки JTAG, но не интегрирует любую функцию отладки, требуется отладчик. Материнская плата и программист/отладчик на фотографиях не включены в цену.

Отладки/программирования интерфейса

Основная плата Core3S500E FPGA интегрирует интерфейс JTAG для программирования/отладки.

Развития ресурсы Сопутствующее программное обеспечение (Xilinx ISE 12-Поддерживает Winxp/Win7, не поддерживает Win8) Демонстрационный код (Verilog, VHDL) Схема (PDF) FPGA документация развития

Вики:Www.wav eshare.com/wiki/Core3S500E

Содержимое упаковки

Вес упаковки:0,044 кг

 

Основная плата Core3S500E x 1

1