Плата разработки XILINX FPGA, Xilinx, XC3S500E, набор для оценки + флэш-память XCF04S, Поддержка JTAG = Core3S500E

Обзор

Core3S500E-это основная плата FPGA, которая оснащена устройством XC3S500E на борту, поддерживает дальнейшее расширение.

Бортовой 1 шт. XCF04S Интегрированная Базовая схема FPGA, такая как часы Встроенная кнопка nCONFIG, кнопка сброса, 4 светодиода Все порты ввода/вывода доступны на контактных заголовках Бортовой JTAG отладка/программирование интерфейс 2,0 мм шаговый шаг, подходит для подключения к вашей системе приложений Что на борту XC3S500E:Устройство XILINX Spartan-3E FPGA с функциями: Рабочая частота:50 МГц Операционной Напряжение:1,15 V~3,3 V Посылка:QFP208 I/Os:116 LEs:500K Оперативная память:360kb DCMs: 4 Отладка/программирование:Поддержка JTAG AMS1117-3.3,3,3 V регулятор напряжения AMS1117-2.5,2,5 V регулятор напряжения AMS1117-1.2,1,2 V регулятор напряжения XCF04S,Встроенная последовательная флэш-память, для хранения кода Мощность индикатор Светодиоды FPGA инициализации индикатора Кнопка сброса Nconfig кнопки:Может быть использован для настройки чип FPGA, эквивалент мощности сброс 50 м активный кристаллический осциллятор JTAG интерфейс:Для отладки/программирования Расширитель FPGA pins,VCC, GND и все порты ввода/вывода доступны на разъемах расширения для дальнейшего расширения Фото

Примечание:Core3S500E предоставляет интерфейс отладки JTAG, но не интегрирует любую функцию отладки, требуется отладчик.Материнская плата и программист/отладчик на фотографиях не включены в цену.

Интерфейс отладки/программирования

Основная плата Core3S500E FPGA интегрирует интерфейс JTAG для программирования/отладки.

Развития ресурсы

Core3S500E FPGA основная плата поставляется с пользовательским руководством CD, включая ресурсы разработки, перечисленные ниже:

Сопутствующее программное обеспечение (Xilinx ISE 12-Поддерживает Winxp/Win7, не поддерживает Win8) Демонстрационный код (Verilog, VHDL) Схема (PDF) FPGA документация развития Посылка содержит