Open3S500E посылка B, XC3S500E Бортовая плата разработки XILINX. Макетная плата FPGA, разработанная для серии XILINX Spartan-3E

В"Стандартная посылка"И"Комплектующие для досок посылка"Ниже включены.

Стандартная посылка

Open3S500E макетная плата x 1

4-контактный провод х 2

2-контактный провод x 2

Кабель питания USB x 1

1.

2.

3.

4.

Комплектующие для досок посылка

Плата VGA PS2 x 1

PL2303 USB UART Board (mini) x 1

AT45DBXX DataFlash Board x 1

FM24CLXX Фрам доска x 1

CY7C68013A USB плата (мини) x 1

PCF8563 RTC плата x 1

PCF8591 AD DA плата x 1

DS18B20 x 1

LCD12864 (3,3 V Синий Подсветка)-1 шт.

LCD1602 (3,3 V Синий Подсветка)-1 шт.

Светодиодный щит 8 шт. x 1

8 кнопок x 1

4x4 клавиатуры x 1

Usb-разъем типа A для мини-кабеля типа B x 1

1.

2.

3.

4.

5

6

7

8

9

10

11

12

13

14

Open3S500E Это Плата развития FPGA, которая состоит из материнской платы DVK600 И основная плата FPGA Core3S500E.

Open3S500E поддерживает дальнейшее расширение с различными дополнительными аксессуарами для конкретных приложений. Модульная и открытая конструкция делает ее идеальной для начала разработки приложений с устройствами FPGA серии XILINX Spartan-3E.

FPGA CPLD разъем основной платы: Для легкого подключения основных плат, которые интегрируют чип FPGA CPLD на борту

Интерфейс 8I/Os_1, Для подключения комплектующих досок/модулей

Интерфейс 8I/Os_2, Для подключения комплектующих досок/модулей

Интерфейс 16I/Os_1, Для подключения комплектующих досок/модулей

Интерфейс 16I/Os_2, Для подключения комплектующих досок/модулей

Интерфейс 32I/Os_1, Для подключения комплектующих досок/модулей

Интерфейс 32I/Os_2, Для подключения комплектующих досок/модулей

Интерфейс 32I/Os_3, Для подключения комплектующих досок/модулей

Для подключения платы аксессуаров SDRAM

Также работает как FPGA CPLD разъемы расширения

ЖК-интерфейс, Для подключения LCD22, LCD12864, LCD1602

Однопроводный интерфейс: Легко подключается к однопроводным устройствам (К-92 посылка), таким как датчик температуры (DS18B20), электронный регистрационный номер (DS2401) и т. Д.

5V DC jack

Джойстик: Пять позиций

Зуммер

Потенциометр: Для регулировки подсветки LCD22 или LCD12864, LCD1602 регулировка контрастности

Выключатель питания

Перемычка зуммера

Перемычка с одним проводом

Перемычка для джойстика

DVK600 поддерживает широкий спектр различных основных плат, поэтому некоторые интерфейсы могут быть не подключены и бесполезны при подключении к определенной основной плате. Например, при подключении к Core3S500E/CoreEP2C8, '3232i/Os_3 'не подключен.

Рабочая частота: 50 МГц

Рабочее напряжение: 1,15 V ~ 3,3 V

Посылка: QFP208

I/Os: 116

LEs: 500K

RAM: 360кб

DCMs: 4.

Отладка/программирование: Поддержка jtag

AMS1117-3.3, 3,3 V регулятор напряжения

AMS1117-2.5, 2,5 V регулятор напряжения

AMS1117-1.2, 1,2 V регулятор напряжения

XCF04S, Встроенная последовательная флэш-память, для хранения кода

Индикатор питания

Светодиоды

Индикатор инициализации FPGA

Кнопка сброса

Кнопка nCONFIG: Для повторной настройки чипа FPGA, эквивалент перезарядки питания

50 м активный кристаллический осциллятор

Интерфейс JTAG: Для отладки/программирования

Расширитель FPGA pins, VCC, GND и все порты ввода/вывода доступны на разъемах расширения для дальнейшего расширения

Open3S500E макетная плата

Open3S500E макетная плата

Open3S500E доска для разработки вид сзади

Материнская плата DVK600

FPGA основная плата Core3S500E

FPGA основная плата Core3S500E

Подключение к различным периферийным устройствам

Подключение к LCD12864

Подключение к LCD1602

Подключение к плате RS232

Подключение к USB UART Board

Подключение к 8 SEG светодиодный плате

Подключение к 8 кнопкам

Подключение к 4x4 клавиатуре

Подключение к плата EEPROM

Несколько периферийных устройств, подключенных к одному интерфейсу

Подключение к плате DataFlash

Подключение к USB плате CY7C68013A

Подключение к плате VGA PS2

Подключение к любой вспомогательной плате, которая вам нужна

Примечание: Open3S500E не интегрирует любые функции программирования/отладки, требуется программист/отладчик.

Плата разработки Open3S500E FPGA поставляется с различными примерами кодов для поддерживаемых периферийных устройств, которые позволяют быстро начать разработку собственного приложения.

Периферийное устройство

Описание

Интерфейс

VERILOG

VHDL

AT24CXX

EEPROM

I2C

Y

Y

FM24CXX

Фрам

I2C

Y

Y

AT45DBXX

DATAFLASH

SPI

Y

PCF8563

RTC

I2C

Y

PCF8591

4xAD, 1xDA

I2C

Y

DS18B20

Датчик температуры

1 провод

Y

SP3232

Серийное общение

UART

Y

Y

SP3485

Серийное общение

UART

Y

Y

PL2303

USB для UART

UART

Y

Y

CY7C68013A

Usb-устройство

I/Os

Y

Зуммер

Звуковое устройство

1I/O (ШИМ)

Y

Y

Клавиатура PS/2

Входное устройство

PS/2

Y

Y

Одиночные кнопки

Входное устройство

----

Y

Y

4x4 клавиатуры

Входное устройство

8I/Os

Y

Y

Джойстик

Входное устройство

5I/Os

Y

Y

Светодиодный

Демонстрационное устройство

----

Y

Y

8 SEG светодиодный

Демонстрационное устройство

13I/Os

Y

Y

Монитор VGA

Демонстрационное устройство

VGA

Y

Y

Персональный ЖК-дисплей

Демонстрационное устройство

11I/Os

Y

Y

Графический ЖК-дисплей

Демонстрационное устройство

11I/Os

Y

Y

Плата разработки Open3S500E FPGA интегрирует интерфейс JTAG для программирования/отладки.

Сопутствующее программное обеспечение (Xilinx ISE 12- Поддерживает Winxp/Win7, не поддерживает Win8)

Демонстрационный код (Verilog, VHDL)

Схема (PDF)

FPGA разработка документов