Плата Waveshare CoreEP4CE10, основная плата EP4CE10F17C8N EP4CE10 ALTERA Cyclone IV CPLD и FPGA, макетная плата с полными расширителями IO

CoreEP4CE10-это основная плата FPGA, которая оснащена встроенным устройством EP4CE10F17C8N, поддерживает дальнейшее расширение.

Бортовое последовательное устройство конфигурации EPCS16SI8N

Интегрированная Базовая схема FPGA, такая как часы

Встроенная кнопка nCONFIG, кнопка сброса, 4 светодиода

Все порты ввода/вывода доступны на контактных заголовках

Бортовой JTAG отладка/программирование интерфейс

2,00 мм шаговый шаг, подходит для подключения к вашей системе приложений

Рабочая частота:50 МГц

Рабочее напряжение:1,15 в ~ 3,465 в

Посылка:BGA256

I/Os:164

LEs:10K

RAM:414 КБ

PLLs:2

Отладка/программирование:Поддержка jtag

AMS1117-3.3 (с нижней стороны),3,3 V регулятор напряжения

AMS1117-2.5 (с нижней стороны),2,5 V регулятор напряжения

AMS1117-1.2 (с нижней стороны),1,2 V регулятор напряжения

EPCS16,Встроенная последовательная флэш-память, для хранения кода

Индикатор питания

Светодиоды

Кнопка сброса

Кнопка nCONFIG:Для повторной настройки чипа FPGA, эквивалент перезарядки питания

50 м активный кристалл

Интерфейс JTAG:Для отладки/программирования

Расширитель FPGA pins,VCC, GND и все порты ввода/вывода доступны на разъемах расширения для дальнейшего расширения

Примечание:CoreEP4CE10 предоставляет интерфейс отладки JTAG, но не интегрирует любую функцию отладки, требуется отладчик.Материнская плата и программист/отладчик на фотографиях не включены в цену.

На рисунке ниже показана надпись JTAG

Рис. 1.Надпись JTAG

Сопутствующее программное обеспечение (Quaters II, NIOS II и т. Д.)

Демонстрационный код (Verilog, VHDL, NIOS II C)

Схема (PDF)

FPGA разработка документов

Вики:Www.waveshare.com/wiki/CoreEP4CE10