Open3S500E упаковка B # XC3S500E Spartan 3E FPGA XILINX плата + LCD 1602 + LCD 12864 + 12 модуль

Обзор

Open3S500EЭто Плата развития FPGA, которая состоит из материнской платыDVK600И основная плата FPGACore3S500E.

Open3S500E поддерживает дальнейшее расширение с различными дополнительными аксессуарами для конкретных приложений. Модульная и открытая конструкция делает ее идеальной для начала разработки приложений с устройствами FPGA серии XILINX Spartan-3E.

Что на материнском доске FPGA CPLD разъем основной платы:Для легкого подключения основных плат, которые интегрируют чип FPGA CPLD на борту Интерфейс 8I/Os_1,Для подключения комплектующих досок/модулей Интерфейс 8I/Os_2,Для подключения комплектующих досок/модулей Интерфейс 16I/Os_1,Для подключения комплектующих досок/модулей Интерфейс 16I/Os_2,Для подключения комплектующих досок/модулей Интерфейс 32I/Os_1,Для подключения комплектующих досок/модулей Интерфейс 32I/Os_2,Для подключения комплектующих досок/модулей Интерфейс 32I/Os_3,Для подключения комплектующих досок/модулей Интерфейс SDRAM Для подключения платы аксессуаров SDRAM Также работает как FPGA CPLD разъемы расширения ЖК-интерфейс,Для подключения LCD22, LCD12864, LCD1602 Однопроводный интерфейс:Легко подключается к однопроводным устройствам (К-92 упаковке), таким как датчик температуры (DS18B20), электронный регистрационный номер (DS2401) и т. Д. 5 V DC jack Джойстик:Пять позиций Зуммер Потенциометр:Для регулировки подсветки LCD22 или LCD12864, LCD1602 регулировка контрастности Выключатель питания Перемычка зуммера Перемычка с одним проводом Перемычка для джойстика

DVK600 поддерживает широкий спектр различных основных плат, поэтому некоторые интерфейсы могут быть не подключены и бесполезны при подключении к определенной основной плате. Например, при подключении к Core3S500E/CoreEP2C8 '32I/Os_3' не подключен.

Что на Core3S500E XC3S500E:Устройство XILINX Spartan-3E FPGA с функциями: Рабочая частота:50 МГц Рабочее напряжение:1,15 в ~ 3,3 В Упаковка:QFP208 I/Os:116 LEs:500 K RAM:360кб DCMs: 4 Отладка/программирование:поддержка jtag AMS1117-3.3,3,3 В регулятор напряжения AMS1117-2.5,Регулятор напряжения 2,5 В AMS1117-1.2,Регулятор напряжения 1,2 В XCF04S,Встроенная последовательная флэш-память, для хранения кода Индикатор питания Светодиоды Индикатор инициализации FPGA Кнопка сброса Кнопка nCONFIG:Для повторной настройки чипа FPGA, эквивалент перезарядки питания 50 м активный кристаллический осциллятор Интерфейс JTAG:Для отладки/программирования Расширитель FPGA pins,VCC, GND и все порты ввода/вывода доступны на разъемах расширения для дальнейшего расширения Фотографии

Примечание: Open3S500E не интегрирует любые функции программирования/отладки, требуется программист/отладчик.

Примеры

Плата разработки Open3S500E FPGA поставляется с различными примерами кодов для поддерживаемых периферийных устройств, которые позволяют быстро начать разработку собственного приложения.

Периферийное устройство Описание Интерфейс Verilog VHDL AT24CXX EEPROM I2C Y Y FM24CXX Фрам I2C Y Y AT45DBXX DATAFLASH SPI Y   PCF8563 RTC I2C Y   PCF8591 4xAD, 1xDA I2C Y   DS18B20 Датчик температуры 1 провод Y   SP3232 Серийное общение UART Y Y SP3485 Серийное общение UART Y Y PL2303 USB для UART UART Y Y CY7C68013A Usb-устройство I/Os   Y Зуммер Звуковое устройство 1I/O (ШИМ) Y Y Клавиатура PS/2 Входное устройство PS/2 Y Y Одиночные кнопки Входное устройство ---- Y Y 4x4 клавиатуры Входное устройство 8I/Os Y Y Джойстик Входное устройство 5I/Os Y Y Светодиод Демонстрационное устройство ---- Y Y 8 светодиодов Демонстрационное устройство 13I/Os Y Y Монитор VGA Демонстрационное устройство VGA Y Y Персональный ЖК-дисплей Демонстрационное устройство 11I/Os Y Y Графический ЖК-дисплей Демонстрационное устройство 11I/Os Y Y Интерфейс отладки/программирования

Плата разработки Open3S500E FPGA интегрирует интерфейс JTAG для программирования/отладки.

Ресурсы для развития

Плата разработки Open3S500E FPGA поставляется с компакт-диском руководства пользователя, включая ресурсы разработки, перечисленные ниже:

Сопутствующее программное обеспечение (Xilinx ISE 12-Поддерживает Winxp/Win7, не поддерживает Win8) Демонстрационный код (Verilog, VHDL) Схема (PDF) Документы по разработке FPGA Вики:Www.wav eshare.com/wiki/Open3S500E

 

В комплект входит

"Стандартная упаковка"И"Комплект аксессуаров для досок"Ниже включены.