Макетная плата Циклон IV EP4CE30 VER3.2 Dual SDRAM SOPCFPGA

Cyclone iv ep4ce30ver3.2nios 2sopc высокоскоростная плата для сбора данных, алгоритм пинг-понга, макетная плата FPGA

(Двойной SDRAM, SRAM большой емкости, флэш-память 64 Мб, карта памяти TF/SD, 7-дюймовый ЖК-интерфейс, интерфейс USB, модуль супер расширения)

I введение

EP4CE30 использует оптимизированный 60-нм процесс низкого энергопотребления, а cyclonic FPGA расширяет преимущество низкого энергопотребления предыдущего поколения Cyclone III FPGA. Устройства последнего поколения снизили Основное напряжение, снизив общее энергопотребление на 25% по сравнению с предыдущим поколением. Чтобы пользователям было удобно отлаживать программы и общаться с ПК, мы добавляем USB в интерфейс RS232 и используем PL2303 для проектирования USB в последовательный порт. Потому что последовательный порт является очень полезной функцией. Однако в настоящее время интерфейс RS232 в основном отменен ПК. Потому что FPGA напрямую обменивается высокоскоростными данными с памятью. Поэтому существует множество интерференционных факторов, что является основной причиной, по которой сложно повысить скорость работы многих макетных плат. Поэтому мы стараемся подобрать как можно ближе к чипу FPGA при проектировании. Таким образом, факторы помех, вызванные тканевыми досками, сведены к минимуму. Два независимых SDRAM и SRAM нашей платы разработки управляются независимыми шинами адресов данных. Это обеспечивает пользователям более гибкий подход к дизайну. Двумя независимыми SDRAM можно удобно управлять с помощью алгоритма пинг-понга для высокоскоростной обработки данных, или один SDRAM может использоваться в качестве хранилища программ NIOS, а другой-в качестве высокоскоростного хранилища данных DMA, С максимальной скоростью 166 М. Мы используем чип LDO и конденсатор фильтра большой емкости для проектирования источника питания. Потому что Потребляемая мощность платы на полной скорости очень низкая (общий рабочий ток составляет 0,2 а).) Поэтому используется источник питания LDO с супер стабильностью и низкой рябью. Стабильность и низкие волновые помехи не сравнимы с импульсным источником питания и могут использоваться на уровне прибора с высокой производительностью. Мы можем обеспечить рабочий ток 3,3 В, 3 А в течение длительного времени. 1,2 V/1A, 2,5 V/0.8A. Поскольку проводка разумная, NIOS этой макетной платы может стабильно работать на высокой скорости выше 100 м частоты. Это лучший выбор для вас, чтобы сделать системную оценку или прямую Совместимость с конечной продукцией. Если пользователь считает, что у него проблемы с целевой платой. Вы можете приобрести различные платы расширения, которые мы предлагаем. (У компании есть различные платы расширения для сбора и вывода видео) или непосредственно Подключите к нашей объединительной плате EDA (EDA4.1, EDA5.1, EDA6.1 и EDA7.0) или испытательной камере EDA через J6 и J7. Это позволяет в полной мере использовать различные функции, предоставляемые нашей объединительной платой EDA, и улучшить периферийные ресурсы. Это может легко составить набор недорогой и мощной системы разработки и оценки SOPC.

Схема структуры системы

Схема компоновки в верхней части основной платы

Нижняя схема основной платы

Схема отображения верхнего уровня

II. Системные ресурсы

Основная плата оснащена камерой OV7670 + TFT2.8 дюймовым сенсорным экраном +(USB/NET/tft7 дюймов) плата расширения

Часть экспериментальных результатов показывает

Головка изображения собрала 7-дюймовый tft-экран эксперимента (код Канога)

Эффект приобретения в реальном времени основной платы + 24-битная Плата расширения для приобретения аудио VGA с двумя камерами

(Двойная камера OV7725 + EP4CE30 VER3.0 core + 24-битная Плата расширения VGA)

Программа использует 2 SDRAM для независимого хранения изображений независимой камеры, а затем разделяет их на 7-дюймовый ЖК-дисплей на основной плате после соединения.(Каног + NIOS(C)

Программа использует два SDRAM для независимого хранения изображений камеры, а затем разделяет их на TFT2.8 дюймовый ЖК-дисплей после соединения. Программа NIOS транспортирует SRAM.(Каног + NIOS(C)

Основная плата и Высокоскоростная Плата расширения AD/DA VER2.0 + модуль расширения USB2.0/VGA/SD образуют систему разработки виртуального инструмента для отображения эффектов эксперимента.

(Генератор произвольных волн DDS, высокоскоростной накопитель данных AD USB и хранение данных, цифровой осциллограф)

Удаленная высокоскоростная система сбора и обработки сигнала состоит из Гигабитного сетевого модуля.

ТриВспомогательная информация

В системе разработки есть DVD CD, который содержит схематическую схему, исходный код, оригинальные учебные пособия, а также большое количество видеоуроков и так далее.

Вспомогательное программное обеспечение для разработки ПЛИС:

Справочник по экспериментальному руководству и инструкциям по использованию основной платы

Множество учебных пособий позволяют вам легко начать работу

Среда разработки: (через сетевой диск для пользователей)

Часть поддерживающего дисплея содержимого CD!