ALTERA Cyclone4 FPGA Core board EP4CE30F23C8 EP4CE55F23I7 EP4CE55F23A7 FPGA Core board module sensor

Основная плата: EP4CE30F23C8 коммерческий класс EP4CE55F23I7 промышленного класса Автомобильный класс EP4CE55F23A7 Этот продукт может использоваться во встроенных проектах, таких как высокоскоростные, большие данные и интенсивные вычисления. Все, что вам нужно сделать, это сделать довольно простую базовую пластину для него. Настоящая «Минимальная основная плата»! Цель заключается в использовании дополнительных аппаратных систем для других процессоров (таких как микрокомпьютер с одним чипом, ARM, DSP), чтобы завершить некоторые очень высокие системные накладные расходы, И выводит Результаты вычислений только в coprocessor. Основная конфигурация основной платы: 1. Главный чип FPGA EP4CE55F23 (55856 LE, 2396K бит RAM, 312 мультипликаторов, 4 PLLs) 2. Чип конфигурации FPGA WINBOND W25Q64 (64MBits) 3. На борту SDRAM два MT48LC8M32B2 (8 м * 32 бит) Всего (512 Мбит), шина данных адреса полностью независима 4. Бортовой SRAM ISSI 25616, 256K * 16 бит 5. Часы 27 МГц, 50 МГц активный кристаллический осциллятор 6. Чип шифрования DS28E01, защищает ваш дизайн от кражи 7. Мощность интерфейс + 3V ~ + 15V DC Мощность вход переменного тока, + 3,3 V 2A выход 8. Внешний интерфейс расширения GIOP0 (41 IO), GPIO1 (45 IO), FPC (22 IO), в общей сложности 108 внешнего расширения IO, шаг 1,27 мм 9. Размер основной платы: контур 40 мм × 40 мм, расстояние установки отверстия 38 мм × 38 мм Эксперимент и его Код: 1. SDCARD-SPI (FAT & FAT32) программное обеспечение распаковывает изображение JPG и выводит изображение эксперимента через VGA (максимальная поддержка 1920*1080 @ 60 Гц). 2. SDCARD-SPI (FAT & FAT32) аппаратное декомприжимает MP3 файлы (обратите внимание, что MP3 не WAV) и воспроизводит их, выполняет трансформацию FFT в реальном времени на аудиосигнале, И отображает частотный спектр через VGA. 3. Собирайте аудиосигнал и проводите трансформацию в реальном времени и отображайте частотный спектр через VGA. 4. 10 миллионов пикселей уровня цифровой камеры эксперимента, данные изображения CMOS датчик изображения собирается и хранится на SDCARD в BMP или формате JPG (максимальная поддержка 1600W пикселей). 5. IPCAMERA experiment, изображение, собранное с помощью датчика изображения CMOS, передается на главный компьютер через сеть. 6. Визуальная обработка изображения фронтальная, фильтрация изображения в реальном времени, обнаружение краев, обработка порога, выравнивание гистограммы, обнаружение движения и другие результаты на изображениях, собранных с помощью датчика изображения CMOS. На следующих фотографиях представлены модели, интерфейс положения основная плата, GPIO0 является нормальным 3,3 V ввода-вывода и JTAG сигнал светодиодный вне посередине; Часть GPIO1 может использоваться как 3,3 V или 2,5 V обычный IO, или как LVDS; Все FPC интерфейсы 3.3VIO, которые могут быть напрямую соединены с другими CMOS модулями в этом магазине. При использовании модуля вам нужно самостоятельно спроектировать нижнюю пластину, а затем вставить ее в нижнюю пластину в магазине. Ниже приведены некоторые успешные примеры; 1: основная плата подключается к модулю CMOS через FPC и подключается к задней панели через гнездовой разъем. Объединительная плата включает гигабитный Ethernet порт, CVBS композитный видео выходной порт, RS232, RTC часы, мини JTAG, разъем tf-карты и изолированные входные и выходные интерфейсы; изображение CMOS можно предварительно просмотреть через композитный видеодисплей, вывод и хранение на tf-карте через гигабитный сетевой порт, И оптически изолированные входные и выходные порты могут получать внешние сигналы затвора и выходные флэш-сигналы. 2: объединительная плата интегрирует чип DAC VGA, RS232, JTAG и optocoupler изоляции IO; 3: объединительная плата объединяет чип DAC VGA, порт fast Ethernet и изолированные входные и выходные порты (расположены в 4 линиях ниже порта fast Ethernet); 4: USB3.0 backplane, может передавать CMOS изображение на ПК с высокой скоростью через интерфейс USB3.0. Плата расширения IO: