Плата разработки XILINX XC3S500E Spartan-3E FPGA + LCD1602 + LCD12864 + 12 модуль = Open3S500E посылка B

Обзор

Open3S500EЭто Плата развития FPGA, которая состоит из материнской платыDVK600И основная плата FPGACore3S500E.

Open3S500E поддерживает дальнейшее расширение с различными дополнительными аксессуарами для конкретных приложений. Модульная и открытая конструкция делает ее идеальной для начала разработки приложений с устройствами FPGA серии XILINX Spartan-3E.

Что на материнском доске

FPGA CPLD разъем основной платы:Для легкого подключения основных плат, которые интегрируют чип FPGA CPLD на бортуИнтерфейс 8I/Os_1,Для подключения комплектующих досок/модулейИнтерфейс 8I/Os_2,Для подключения комплектующих досок/модулейИнтерфейс 16I/Os_1,Для подключения комплектующих досок/модулейИнтерфейс 16I/Os_2,Для подключения комплектующих досок/модулейИнтерфейс 32I/Os_1,Для подключения комплектующих досок/модулейИнтерфейс 32I/Os_2,Для подключения комплектующих досок/модулейИнтерфейс 32I/Os_3,Для подключения комплектующих досок/модулейИнтерфейс SDRAMДля подключения платы аксессуаров SDRAMТакже работает как FPGA CPLD разъемы расширенияЖК-интерфейс,Для подключения LCD22, LCD12864, LCD1602Однопроводный интерфейс:Легко подключается к однопроводным устройствам (К-92 посылка), таким как датчик температуры (DS18B20), электронный регистрационный номер (DS2401) и т. Д.5V DC jackДжойстик:Пять позицийЗуммерПотенциометр:Для регулировки подсветки LCD22 или LCD12864, LCD1602 регулировка контрастностиВыключатель питанияПеремычка зуммераПеремычка с одним проводомПеремычка для джойстика

DVK600 поддерживает широкий спектр различных основных плат, поэтому некоторые интерфейсы могут быть не подключены и бесполезны при подключении к определенной основной плате. Например, при подключении к Core3S500E/CoreEP2C8 '32I/Os_3' не подключен.

Что на Core3S500E

XC3S500E:Устройство XILINX Spartan-3E FPGA с функциями:Рабочая частота:50 МГцРабочее напряжение:1.15V3.3VПосылка:QFP208I/Os:116LEs:500KRAM:360кбDCMs: 4Отладка/программирование:Поддержка JTAGAMS1117-3.3,3,3 V регулятор напряженияAMS1117-2.5,2,5 V регулятор напряженияAMS1117-1.2,1,2 V регулятор напряженияXCF04S,Встроенная последовательная флэш-память, для хранения кодаИндикатор питанияСветодиодыИндикатор инициализации FPGAКнопка сбросаКнопка nCONFIG:Для повторной настройки чипа FPGA, эквивалент перезарядки питания50 м активный кристаллический осцилляторИнтерфейс JTAG:Для отладки/программированияРасширитель FPGA pins,VCC, GND и все порты ввода/вывода доступны на разъемах расширения для дальнейшего расширенияФотографии

Примечание: Open3S500E не интегрирует любые функции программирования/отладки, требуется программист/отладчик.

Примеры

Плата разработки Open3S500E FPGA поставляется с различными примерами кодов для поддерживаемых периферийных устройств, которые позволяют быстро начать разработку собственного приложения.

Периферийное устройствоОписаниеИнтерфейсVERILOGVHDLAT24CXXEEPROMI2CYYFM24CXXФрамI2CYYAT45DBXXDATAFLASHSPIY PCF8563RTCI2CY PCF85914xAD, 1xDAI2CY DS18B20Датчик температуры1 проводY SP3232Серийное общениеUARTYYSP3485Серийное общениеUARTYYPL2303USB для UARTUARTYYCY7C68013AUsb-устройствоI/Os YЗуммерЗвуковое устройство1I/O (ШИМ)YYКлавиатура PS/2Входное устройствоPS/2YYОдиночные кнопкиВходное устройство----YY4x4 клавиатурыВходное устройство8I/OsYYДжойстикВходное устройство5I/OsYYСветодиодныйДемонстрационное устройство----YY8 SEG светодиодныйДемонстрационное устройство13I/OsYYМонитор VGAДемонстрационное устройствоVGAYYПерсональный ЖК-дисплейДемонстрационное устройство11I/OsYYГрафический ЖК-дисплейДемонстрационное устройство11I/OsYYИнтерфейс отладки/программирования

Плата разработки Open3S500E FPGA интегрирует интерфейс JTAG для программирования/отладки.

Ресурсы для развитияСопутствующее программное обеспечение (Xilinx ISE 12-Поддерживает Winxp/Win7, не поддерживает Win8)Демонстрационный код (Verilog, VHDL)Схема (PDF)FPGA разработка документов

Вики:

 

Вес:0,447 кг